


LAB2: BACK END

LAYOUT PMOS, NMOS, INVERTER

1. Luồng thiết kế của Galaxy Custom Designer




2. Luật thiết kế:


Sinh viên tham khảo file “designer rules.pdf” để biết các luật thiết của bộ thư viện PDK90nm của Synopsys. File PDF này sẽ dùng xuyên suốt trong quá trình thực hành môn thiết kế vi mạch số.

3. Tạo thư viện làm việc

- Trong thư viện inv, tạo thêm một view của inv có tên là layout như hình



- Mở layout của inverter lên, ta có giao diện của Layout Editor như hình




4. Một số quy ước khi layout thực tế

- Layout dây nguồn VDD và GND: độ rộng = $8 * \lambda$ (với $\lambda = 90 \text{ nm}$)
- Các dây metal lẻ phải được vẽ theo chiều thẳng đứng, các metal chẵn được vẽ theo chiều ngang.


5. Layout PMOS

Chú ý: tại khu vực LPPs có các đối tượng cùng tên nhưng khác chức năng, do đó sinh viên cần chọn đúng đối tượng và thuộc tính. Ở bài lab này ta dùng để vẽ nên các đối tượng sẽ có thuộc tính “drw”. Khi sử dụng các đối tượng khác sẽ ghi rõ trong bài lab.

- Điều chỉnh độ phân giải của nền vẽ vào Option → Design → Snapping&Grids → Chỉnh độ phân giải ở Spacing theo chiều ngang (X) và chiều dọc (Y). Nếu muốn vị trí vẽ của chuột càng gần nhau thì con số càng nhỏ.




- Vẽ khối nwell có kích thước: $2.26 \mu\text{m} * 1.08 \mu\text{m}$ bằng cách chọn công cụ Rectangle (R), sau đó chọn nwell bên LPPs kết hợp với công cụ ruler (K) để vẽ.




Mẹo: Khi vẽ sai sinh viên có thể dùng công cụ stretch (S) để thay đổi lại kích thước.


- Vẽ khối pplus với kích thước: $2.06 \mu\text{m} * 0.88 \mu\text{m}$ và di chuyển khối pplus vào giữa khối nwell




- Vẽ khối diff với kích thước: $1.8 \mu\text{m} * 0.62 \mu\text{m}$ và di chuyển khối này vào giữa khối pplus




- Vẽ khối Poly với kích thước: $2.06 \mu\text{m} * 0.18 \mu\text{m}$ và đưa vào giữa khối diff




- Vẽ 1 khối m1: $1.69 \mu\text{m} * 0.1 \mu\text{m}$ và sao đó copy (C) khối m1 này thành 2 khối, rồi đặt như hình.



- Vẽ lớp cont: $0.9 \mu\text{m} * 0.9 \mu\text{m}$ và di chuyển vào giữa khối m1, khoảng cách như hình (tổng có 9 khối cont), sau đó copy 9 khối cont cho khối m1 còn lại.




- Khi hoàn thành layout PMOS, ta sẽ được như hình




6. Layout NMOS


- Vẽ khối nplus




- Vẽ khối diff




- Vẽ khối poly




- Vẽ 2 khối m1, mỗi khối có kích thước $0.17 \mu\text{m} * 0.1 \mu\text{m}$ đối xứng với khối poly




- Vẽ khối cont: $0.9 \mu\text{m} * 0.9 \mu\text{m}$, khối m1 còn lại tương tự



- Khi hoàn thành layout NMOS ta được như hình:




7. Bài tập: Layout cổng inverter




- Những điểm cần chú ý khi layout
 - Kích thước dây nguồn và loại metal sử dụng (đã trình bày ở phần đầu bài lab)

- Để kết nối 2 lớp metal khác nhau, ta sử dụng via trong thư viện reference90nm. VD: để nối m1 với m2 ta dùng via12, m2 với m3 ta dùng via23,...
- Để gộp các khối metal cùng 1 lớp, ta tiến hành select các khối đó và chọn Edit → merge (Shift + M) → OK.
- Để tạo chân PIN (vdd!, gnd!, in, out) cho layout: create → pin → by sharp, sau đó gõ vào ô Name. Đánh dấu stick và label



Chú ý: Các lớp vật liệu như: poly, m1, m2 bây giờ ta sẽ chọn thuộc tính “pin” thay vì thuộc tính “drw” trong LPPs.

- Tạo viền cho thiết kế: Create → Boundry → Auto Create
- Mẹo: Khi layout sinh viên nên chọn chức năng Smart DRD → Visual, để giảm thiểu vi phạm DRC (Design Rules Check) sẽ được trình bày ở dưới.




8. DRC và LVS

• DRC (Design Rules Check)

Bước này sử dụng chức năng DRC để kiểm tra thiết kế đã đúng với các luật thiết kế hay không.


- Vào Verification → DRC → Setup and Run ➤ Tại tab Main, chú ý đến các option sau:
 - Run Dir: thư mục chứa các file kiểm tra drc
 - Job Parameters → Tool: chọn Hercules
 - Job Parameters → Runset: Chọn runset file *reference_drc.ev* tại *PDK/hercules/drc*
- Tại Custom Options, chọn file Layer Map tại */PDK/techfiles/reference90RF_layer.map*
- Bấm OK → OK → Chờ... Nếu thiết kế không phạm luật nào sẽ được thông báo tại Custom Designer Console như sau:



- **LVS (Layout Versus Schematic)**

Bước này kiểm tra layout có được thiết kế đúng với thiết kế (schematic).

- Vào Verification → LVS → Setup and Run
- Tương tự với DRC, tại thẻ Main chọn các thông số như sau:
 - Run Dir:
 - Job Parameters → Tool : chọn hercules
 - Job Parameters → Runset : Chọn runset file reference_lvs.ev tại PDK/herceles/lvs
- Tại Custom Options, chọn Layer Map giống như bước DRC.
- Bấm OK → OK → Đợi... Nếu schematic và layout giống nhau thì tại Custom Designer Console sẽ có thông báo như sau:



9. Extraction


Bước này ước tính và hiển thị lượng kí sinh trên mạch bao gồm tụ và trở.

- Chọn Verification → LPE → Setup and Run
- Trong thẻ Main chú ý các option sau:
 - Run Dir: chọn nơi chứa file khi thực hiện trích xuất kí sinh.
 - Job Parameters → Tool: Chọn StarRC
 - Job Parameters → Runset: Chọn file star_herc_cmd trong directory /PDK/starrc


- Trong thẻ Extraction Options chọn chú ý các thiết lập sau
 - Layout Extraction → LVS Tool:
 - Layout Extraction → Milkyway... → Trở đến thư mục EXTRACT_VIEW (thư mục này được tạo ra ở bước LVS).
- ➔ Chờ đến khi kết quả hiện ra, kết quả là bản layout có kèm theo một số tụ và điện trở kí sinh trên layout.

10. Mô phỏng PostLayout

- Ở bài lab1 ta đã tạo cells có tên là: inv_test . Bây giờ ta sẽ tiến hành tạo một views mới của inv_test: click phải → new và chọn như hình:




- Một cửa sổ hiện ra, sinh viên cấu hình như hình dưới:



- Sinh viên Save lại cấu hình

- Tại views config của cell inv_test: click phải → open design, mạch test_bench ở lab1 sẽ hiện ra, khi click vào symbol của inverter sẽ hiện ra hình PostLayout (starrc)



- Tiến hành mô phỏng như đã trình bày ở mục 7, mục 8 ở lab1.

---HẾT---